PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-267193

(43) Date of publication of application: 28.09.2001

(51)Int.CI.

H01L 21/02

H01L 21/301

(21)Application number: 2000-076096

(71)Applicant: TOSHIBA CORP **DISCO ABRASIVE SYST LTD**

(22)Date of filing:

17.03.2000

(72)Inventor: NUMATA HIDEO


NEMOTO SEIJI

(54) SEMICONDUCTOR WAFER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor wafer whose crystal orientation can be recognized reliably and easily in a step after grinding of its back.

SOLUTION: When the semiconductor wafer 1 is subjected to dicing, a crystal orientation line groove 4 is formed with a distance (b) different from the street distance (a). The crystal orientation line groove 4 is provided in the peripheral part where no semiconductor chips are placed and in a position correlated with a notch 3 showing the crystal orientation. In this case, the crystal orientation line groove 4 is formed in parallel with the outermost street and in the position opposite to the notch 3, but this is not limitative. The semiconductor wafer 1 is subjected to dicing while it is placed on an adhesive tape 7 supported by a frame 6, and the crystal orientation line groove 4 is formed at the time of dicing.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-267193 (P2001-267193A)

(43)公開日 平成13年9月28日(2001.9.28)

(51) Int.Cl.'	識別記号	FΙ	テーマコード(参考)
H 0 1 L 21/02		H 0 1 L 21/02	В
			A .
21/301		. 21/78	L

審査請求 未請求 請求項の数3 OL (全 4 頁)


(21) 出顧番号	特願2000-76096(P2000-76096)	(71)出願人	000003078
			株式会社東芝
(22)出顧日	平成12年3月17日(2000.3.17)		東京都港区芝浦一丁目1番1号
		(71)出額人	000134051
			株式会社ディスコ
			東京都大田区東糀谷2丁目14番3号
	•	(72)発明者	沼田 英夫
			神奈川県川崎市幸区小向東芝町1 株式会
			社東芝セミコンダクター社内
		(72)発明者	根本 清治
			東京都大田区東糀谷2-14-3 株式会社
			ディスコ内
		(74)代理人	100062225
			弁理士 秋元 輝雄

(54) 【発明の名称】 半導体ウェーハ

(57)【要約】

【課題】 裏面研削の後工程において、結晶方位を確実 に且つ容易に認識できるようにした半導体ウェーハを提 供する。

【解決手段】 半導体ウェーハ1をダイシングする際に、ストリート間隔aとは異なる間隔bで結晶方位ライン溝4を形成する。この結晶方位ライン溝4は、半導体チップ2の設けられていない外周部で且つ結晶方位を示すノッチ3との相関関係を持たせた位置に設ける。この場合は、ノッチ3の対向位置に最外側のストリートに対し平行に形成されるがこれに限定されない。半導体ウェーハ1は、フレーム6に支持された粘着テープ7に配設してダイシングされるが、そのダイシングの際に結晶方位ライン溝4を形成する。



【特許請求の範囲】

【請求項1】ダイシングすべき複数のストリートによって区画された複数の半導体チップを備えた半導体ウェーハアホッチ

との半導体ウェーハには半導体チップが形成されていない外周の所要位置に半導体ウェーハの結晶方位を示すマークが形成されており、このマークとは別にマークとの相関関係を持たせた結晶方位ライン溝を、半導体ウェーハの半導体チップが形成されていない外周の所要位置に形成した半導体ウェーハ。

【請求項2】前記結晶方位ライン溝は、半導体ウェーハをダイシングする際にダイシングブレードによって形成される請求項1記載の半導体ウェーハ。

【請求項3】前記結晶方位ライン溝は、ストリートの間 隔とは異なる間隔で最外側のストリートに平行に形成さ れる請求項2記載の半導体ウェーハ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、裏面研削の後工程 において結晶方位を確実に認識できるようにした半導体 20 ウェーハに関する。

[0002]

【従来の技術】従来、半導体ウェーハには図4(A)の ように半導体ウェーハWの結晶方位を示すノッチの様な マークMが形成され、又は図4 (B)のようにオリフラ N (オリエンテーションフラット) が形成されていて、 各加工工程において半導体ウェーハWの結晶方位を常に 認識しながら加工を施すことができるようになってい る。しかし、例えば半導体ウェーハWのストリートをハ <u>ーフカットして切削溝Sを形成した後に、裏面を研削し</u> て切削溝Sを表出させ個々の半導体ペレットPに分割す る工程においては結晶方位がわからなくなる場合があ <u>る。</u>即ち、ハーフカットした半導体ウェーハ₩の裏面を 研削装置によって研削すると、半導体ウェーハ♥の外周 には細かな欠けRが複数生じて結晶方位を示すノッチマ ークMとの区別がつかなくなり、図4 (B) の場合には 連続部分Qが欠落すると直線状となってオリフラNとの 区別がつかなくなる。裏面研削後に、半導体ウェーハ₩ の結晶方位が判別できないと、半導体ペレットPのピッ クアップ工程等の後工程において不都合が生じる場合が ある。

[0003]

【発明が解決しようとする課題】このため、研削装置を 構成するチャックテーブルへの半導体ウェーハの供給及 びチャックテーブルからの半導体ウェーハの搬出におい ては、結晶方位を常に管理できるように構成した特殊な 研削装置が不可欠となり、設備投資が増大して不経済で あるという問題が生じる。又、半導体ウェーハの結晶方 位を認識しなければならない他の加工工程においても結 晶方位の誤認識が生じる場合があり、結晶方位を確実に 50 る。

認識できる半導体ウェーハを提供することに解決すべき 課題がある。

[0004]

【課題を解決するための手段】上記課題を解決するための具体的手段として、本発明は、ダイシングすべき複数のストリートによって区画された複数の半導体チップを備えた半導体ウェーハであって、この半導体ウェーハには半導体チップが形成されていない外周の所要位置に半導体ウェーハの結晶方位を示すマークが形成されており、このマークとは別にマークとの相関関係を持たせた結晶方位ライン溝を、半導体ウェーハの半導体チップが形成されていない外周の所要位置に形成した半導体ウェーハを要旨とする。又、この半導体ウェーハにおいて、前記結晶方位ライン溝は、半導体ウェーハをダイシングする際にダイシングブレードによって形成されること、前記結晶方位ライン溝は、ストリートの間隔とは異なる間隔で最外側のストリートに平行に形成されること、を特徴とするものである。

[0005]

【発明の実施の形態】次に、本発明に係る半導体ウェーハの実施形態を添付図面に基づいて説明する。図1は、本発明に係る半導体ウェーハ1であり、表面には多数の半導体チップ2が縦横に形成され、外周の所要位置には半導体ウェーハ1の結晶方位を示すノッチ3が形成されている。

【0006】4は結晶方位ライン溝であり、半導体ウェーハ1の表面の半導体チップ2が形成されていない外周の所要位置に形成されている。この場合、結晶方位ライン溝4は、前記ノッチ3の対向位置即ち180度反対位置に最外側のストリートに対し平行に形成されているが、これに限定されずノッチ3との相関関係が得られる位置に形成すれば良い。結晶方位ライン溝4と最外側のストリートとの間隔りは、ストリート間隔aとは異なる間隔に、例えばストリート間隔aが5mmである場合には間隔りを1mmに設定する。

【0007】半導体ウェーハ1は、表面を上にしてフレーム6に支持された粘着テーブ7上に貼着され、例えば図2に示す切削装置8によりダイシングされる。この切削装置8においては、上下動するカセット載置領域A上にカセット9が載置され、そのカセット9内には前記フレーム6に配設された半導体ウェーハ1が複数枚収容されており、Y軸方向に移動する搬出入手段8 & によりカセット9内の半導体ウェーハ1が待機領域Bに順次搬出される。

【0008】待機領域Bに搬出された半導体ウェーハ1は、旋回アームを有する搬送手段8bにより吸着されてチャックテーブル10上に搬送されて吸引保持される。この際、前記フレーム6はチャックテーブル10の側部に対設された保持手段10aにより着脱自在に保持される。

3

【0009】チャックテーブル10は、軸回転可能に支持されると共にX軸方向に移動可能に形成され、半導体ウェーハ1を吸引保持した後にX軸方向に移動してアライメント手段8cは、顕微鏡及びCCDカメラを備えており、半導体ウェーハ1のX軸方向のストリート5を撮像してその撮像信号をCPUに入力する。CPUで画像処理されたストリート5はモニタ11に映し出され、このストリート5とモニタ11上に設けられた基準線とを合致させるアライメント工程が遂行される。

【0010】アライメント工程の終了後、チャックテーブル10をX軸方向に一定のストロークで往復動させながら切削領域Cに配設された切削手段8位に半導体ウェーハ1をダイシングするが、その時に前記結晶方位ライン溝4を切削して形成する。切削手段8位は、高速回転するダイシングブレード12がスピンドルユニットの先端部に配設され、そのスピンドルユニットを介してY軸方向及びZ軸方向に移動可能となっており、又ダイシングブレード12の両側には切削液供給ノズル13が配設されている。

【0011】ダイシングブレード12による半導体ウェーハ1のダイシングは、前記ストリート間隔 a 毎にダイシングプレード13をY軸方向にピッチ移動(割り出し移動)することでX軸方向と平行なストリート5を順次切削する。ストリート5の切削深さは、半導体ウェーハ1の厚さの約1/2~2/3つまりハーフカットとし、これはダイシングブレード12のZ軸方向の移動により設定することができる。

【0012】X軸方向と平行なストリート5を全て切削した後、チャックテーブル10を90度軸回転させて未切削のストリートをX軸方向に向け、ダイシングブレード12によって順次切削する。このようにしてダイシングされた半導体ウェーハ1を図3に示す。尚、図2において14は防水カバー、15は防水カバー14の両側部に取り付けられた防水蛇腹カバーであり、切削時に前記切削液供給ノズル13から供給される切削液が装置内部に浸入するのを防いでいる。

【0013】ダイシング終了後に、チャックテーブル1 0は元の位置に戻され、保持手段10aが解除されると 共に吸引保持が解除され、半導体ウェーハ1は移動手段 40 8eにより吸着されて洗浄・乾燥手段8fに搬入され る。ここで、スピン洗浄及びスピン乾燥された半導体ウェーハ1は、前記搬送手段8bにより吸着されて待機領 域B上に搬送され、更に前記搬出入手段8aによりカセット9内に収容される。

【0014】かくして、半導体ウェーハ1のダイシング 工程が終了した後、回転砥石を備えた研削装置により半 導体ウェーハ1の裏面を研削してダイシング時に切削し た切削溝Sを表出させ、個々の半導体ペレットPに分割 する工程がなされる。 【0015】 この半導体ウェーハの裏面研削の前段階として、フレーム6の粘着テープ7から半導体ウェーハ1を剥がし、別の粘着テープに半導体ウェーハ1の表面側即ち半導体チップ2及び切削溝5が形成されている面を貼着する。

【0016】表面に露出した半導体ウェーハ1の裏面は、公知の研削装置(図略)の回転砥石により研削され、ハーフカットの切削溝Sを表出させることで個々の半導体ペレットPに分割する。この裏面研削工程において、半導体ウェーハ1の外周には細かな欠けが複数生じる場合があり、前記ノッチ3との区別がつかなくて研削終了後に半導体ウェーハ1の結晶方位が分からなくなる。ことがある。このような事態に陥ると、半導体ペレットPのピックアップ工程等の後工程において不都合が生じる場合がある。

【0017】本発明においては、前記のようにノッチ3と相関関係を有する結晶方位ライン溝4が所定位置に形成されているので、裏面研削によって表出したこの結晶方位ライン溝4の検出によって半導体ウェーハ1の結晶20 方位を直ちに認識できる。従って、研削装置を構成するチャックテーブルへの半導体ウェーハ1の供給及びこのチャックテーブルからの半導体ウェーハ1の搬出において、結晶方位を常に管理できるように構成した特殊な研削装置は不要となる。

> 【0019】結晶方位を示すマークが従来のオリフラNである場合においても、ストリート間隔とは異なる間隔の精度の高い結晶方位ラインを検出することで、半導体ウェーハの結晶方位を確実に認識することができる。 【0020】

【発明の効果】以上説明したように、本発明は、半導体ウェーハの表面における半導体チップが設けられていない外周部に、結晶方位を示すノッチ等のマークに関連させて結晶方位ライン溝を設けたので、半導体ウェーハのストリートをハーフカットして切削溝を形成した後に、裏面を研削して切削溝を表出させ個々の半導体ペレットに分割する工程で、半導体ウェーハの外周に細かい欠けが生じてノッチ等のマークの位置が不明確になったとしても、結晶方位ライン溝を見出すことで結晶方位を確実に且つ容易に認識できる効果を奏する。これにより、結晶方位を常に管理できるように構成した特殊な研削装置が不要となり、設備投資が減少して経済的であるという効果も奏する。

50 【図面の簡単な説明】・

【図1】本発明に係る半導体ウェーハの実施形態を示す 四面平

【図2】半導体ウェーハをハーフカットした状態を示す 平面図

【図3】半導体ウェーハをダイシングする切削装置の一 例を示す斜視図

【図4】従来の半導体ウェーハを示すもので、(A)は ノッチを形成した場合の平面図、(B)はオリフラを形 成した場合の平面図

*【符号の説明】

1…半導体ウェーハ

2…半導体チップ

3…ノッチ

4…結晶方位ライン溝


5…ストリート


6…フレーム

7…粘着テープ


8…切削装置

[図1]






【図3】



[図2]



【図4】

